3-dimensional chip integration [Elektronische Ressource] : technology and critical issues / von Peter Benkart

3-Dimensional Chip Integration:Technology and Critical IssuesDissertationzur Erlangung des akademischen Grades einesDoktor-Ingenieurs(Dr.–Ing.)an der Fakult¨at fu¨r Ingenieurwissenschaften und Informatikder Universit¨at UlmvonPeter Benkartaus AugsburgGutachter: Prof. Dr.–Ing. Erhard KohnProf. Dr.–Ing. Hans-J¨org PfleidererAmtierender Dekan: Prof. Dr. rer. nat. Helmuth PartschUlm, 31.10.2008ContentsList of Figures vList of Tables ixSummary xi1 Introduction 12 Concept of 3-dimensional integration 52.1 Monolithic chip stacking . . . . . . . . . . . . . . . . . . . . . 52.2 Hybrid integration . . . . . . . . . . . . . . . . . . . . . . . . 62.2.1 Face-to-face stacking . . . . . . . . . . . . . . . . . . . 72.2.2 Hybrid multi layer chip stacks . . . . . . . . . . . . . . 93 Key techniques in 3D integration 113.1 Via hole etch . . . . . . . . . . . . . . . . . . . . . . . . . . . 113.1.1 Front side via . . . . . . . . . . . . . . . . . . . . . . . 123.1.2 Back side via . . . . . . . . . . . . . . . . . . . . . . . 133.2 Wafer thinning methods . . . . . . . . . . . . . . . . . . . . . 153.2.1 Grinding + CMP . . . . . . . . . . . . . . . . . . . . . 153.2.2 Grinding+wetchemicaletchingusingetchstoptechnique 173.3 Electrical and mechanical connection of two chips . . . . . . . 19iii CONTENTS4 Processing a 3D integrated chip stack in hybrid technology 234.1 Process overview . . . . . . . . . . . . . . . . . . . . . . . . . 234.