Analyse statistique des communications sur puce

Analyse statistique des communicationssur puceAntoine Scherrer - LIPThese e ectue dans COMPSYS sous la direction de Tanguy Risset (LIP)et Antoine Fraboulet (CITI)co- nance par ST Microelectronics29 septembre 200429 septembre 2004 Journee des doctorants du GDR ARPPlan de la presentationIntroductionGeneration de generateurs de tra cModelisation du tra cPerspectivesLaTeXWarning: Reference‘mysld@lastslide’onpage2unde nedA—1Introduction Generation de generateurs de tra c Modelisation du tra c Perspectives29 septembre 2004 Journee des doctorants du GDR ARPContexteNos travaux concernent les systemes sur puces (SoC) : Di erents compo-sants sur une mˆeme puce de siliciumμProc μProc DSP ASICInterconnect (Bus/Réseau)RAM RAM Reconfigurable Contraintes speciques (rapidite, surface, consommation) Complexite croissante (Loi de Moore) Contraintes de temps de conception tres fortes (Time To Market) ⇒ Reutilisation de composantsLaTeXWarning: Reference‘mysld@lastslide’onpage3unde nedA—1Introduction Generation de generateurs de tra c Modelisation du tra c Perspectives29 septembre 2004 Journee des doctorants du GDR ARPParadigmes de conception Flot de conception par ra nementComposant(Proc,RAM,...) Reutilisation de composants virtuels (IP) Description de composantsBrochage (VCI / OCP) Decouplage calculs/communications Wrapper ⇒ Interfaces standard (VCI, OCP, STBus) Brochage réseau Necessite d’une couche d’adaptation ...